Soitec与Powerchip Semiconductor Manufacturing Corporation (PSMC) 近日宣布，双方将展开一项战略性合作。Soitec将向PSMC提供300毫米的衬底，这些衬底包含了一个可以释放层的转移晶体管层（TLT）技术，支持在晶圆级别上展示先进的3D芯片堆叠演示。这是Soitec首次公开宣布其TLT技术。

这项技术是下一代半导体设计的关键启动器，使芯片变得更加强大、紧凑并且高效能耗——其应用潜力横跨智能手机、平板电脑、人工智能设备以及自动驾驶系统等多个领域。

Soitec的首席技术官兼创新高级执行副总裁Christophe Maleville表示：“Soitec以引领半导体材料创新为傲，我们的创新为芯片设计和性能开启新的可能性。与PSMC的合作反映了我们共同致力于突破3D集成极限并支持全球向更高效紧凑计算架构转变的决心。我们共同为下一代半导体创新奠定了基础。”

PSMC的首席技术官SZ Chang表示：“凭借在内存和逻辑代工领域的长期存在，PSMC持续推动3D堆叠技术进步。在这两年的合作中，PSMC通过利用Soitec的高级衬底技术，展示了一种创新的晶圆堆叠综合过程。这项创新显著拓宽了3D技术从芯片级堆叠——优化计算架构的功耗表现，到晶体管级堆叠——延续摩尔定律，堆叠晶圆厚度从微米级降低到纳米级。通过推进3D堆叠的极限，这一成就再次确认了我们在半导体产业前沿的位置。”

为了满足对更快、更节能芯片的日益增长的需求，Soitec开发了一种新的衬底堆叠，实现了超薄晶体管层到不同类型晶圆的高速转移——这是在异构集成中的关键需求，其中不同的芯片组件被组合在一个封装中。

这个堆叠过程允许多个晶体管层垂直构建，以支持3D晶体管架构，包括带有背面电力传输网络（PDNs）的垂直场效应晶体管（FETs）。

这种TLT衬底利用Smart Cut™技术与红外（IR）激光释放处理。Soitec的专有技术使得在TLT衬底顶部形成一层从5nm到1µm厚的超薄半导体层成为可能。一旦在TLT晶圆上制造出设备，IR激光过程便能够在不引入热应力或损害设备的情况下，将超薄层从衬底转移到目标晶圆上。

Soitec与PSMC的合作建立在现有的法国-台湾在人工智能和其他半导体相关领域的合作倡议之上。

以下是在适用领域各有专长的六款芯片品牌和型号：

英特尔 Core i9 - 巨型计算任务
AMD Ryzen 9 - 高性能游戏
苹果 M1 - 手机与轻薄型笔记本
高通 Snapdragon 888 - 智能手机
英伟达 RTX 3080 - 图形处理
三星 Exynos 2100 - 智能手机与平板电脑